DESCRIPCIÓN DE LA ASIGNATURA
Doble Grado en:
Matemáticas e Ingeniería Informática
Asignatura:
Tecnología de computadores
Asignatura en inglés:
Computer Systems Technology
Curso y cuatrimestre:
1º (1er Cuatrimestre)
ECTS:
6
Tipología:
Básica
Idioma de impartición:
Español
Módulo:
Materias básicas
Materia:
Informática
Departamento:
Arquitectura de Computadores y Automática
Coordinador:
José Manuel Mendías Cuadros
CONTENIDOS MÍNIMOS
  • Representación de la información.
  • Especificación e implementación de sistemas combinacionales.
  • Especificación e implementación de sistemas secuenciales.
  • Diseño RTL: algorítmico y multimódulo.
PROGRAMA DETALLADO

Tema 1: Representación digital de la información.

  • Sistemas de numeración con notación posicional.
  • Conversión entre bases.
  • Aritmética binaria.
  • Representación digital de la información.
  • Codificación de alfabetos: ASCII.
  • Codificación de enteros sin signo: binario y BCD.
  • Codificación de enteros con signo: Magnitud y signo, complemento dos y sesgada.
  • Codificación de fraccionarios: punto fijo.
  • Codificación de reales: punto flotante IEEE 754.

Tema 2: Especificación de sistemas combinacionales.

  • Especificación de alto nivel y binaria.
  • Codificación.
  • Funciones de conmutación.
  • Tablas de verdad.
  • Expresiones de conmutación.
  • Algebra de conmutación.
  • Suma de productos canónica.
  • Mapas de Karnaugh.
  • Simplificación.

Tema 3: Diseño de sistemas combinacionales.

  • Puertas lógicas.
  • Diseño de redes de puertas: a dos niveles, multinivel.
  • Redes de puertas NAND.
  • Aspectos tecnológicos: alimentación, retardo, coste y consumo.
  • Métricas de calidad y trade-offs.

Tema 4: Módulos combinacionales básicos.

  • Arrays de puertas.
  • Decodificador.
  • Multiplexor.
  • Bus.
  • Codificador de prioridad.
  • ROM.
  • Sumador.
  • Restador.
  • Sumador-restador.
  • Comparador.
  • Extensor de signo.
  • Desplazador.
  • ALU.

Tema 5: Especificación de sistemas secuenciales.

  • Diagrama de estados.
  • Registro de estado.
  • Reloj.
  • Máquinas de Moore y Mealy.

Tema 6: Diseño de sistemas secuenciales síncronos.

  • Biestable SR asíncrono, síncrono por nivel y síncrono por flanco.
  • Biestable D.
  • Diseño con biestables D.
  • Inicialización.
  • Aspectos tecnológicos: retardo y cálculo del tiempo de ciclo.

Tema 7: Módulos secuenciales básicos.

  • Registro.
  • Contador ascendente.
  • Contador ascendente con carga paralela.
  • Banco de registros.
  • RAM.

Tema 8: Rutas de datos y controladores.

  • Estructura de un sistema algorítmico.
  • Diseño de ruta de datos.
  • Diseño de Controladores.
PROGRAMA DETALLADO EN INGLÉS

Module 1: Digital Representation of Information

  • Number systems and positional notation.
  • Base conversion.
  • Binary arithmetic.
  • Digital representation of information.
  • Character encoding: ASCII.
  • Unsigned integer representation: binary and BCD.
  • Signed integer representation: sign-and-magnitude, two's complement, and biased representations.
  • Fractional number representation: fixed-point.
  • Real number representation: IEEE 754 floating-point.

Module 2: Specification of Combinational Systems

  • High-level and binary specifications.
  • Encoding.
  • Boolean functions.
  • Truth tables.
  • Boolean expressions.
  • Boolean algebra.
  • Canonical sum-of-products form.
  • Karnaugh maps.
  • Simplification.

Module 3: Design of Combinational Systems

  • Logic gates.
  • Gate network design: two-level and multilevel.
  • NAND gate networks.
  • Technological issues: power supply, delay, cost, and power consumption.
  • Quality metrics and trade-offs.

Module 4: Basic Combinational Modules

  • Arrays of gates.
  • Decoder.
  • Multiplexer.
  • Bus.
  • Priority encoder.
  • ROM.
  • Adder.
  • Subtractor.
  • Adder-subtractor.
  • Comparator.
  • Sign extender.
  • Shifter.
  • ALU (Arithmetic Logic Unit).

Module 5: Specification of Sequential Systems

  • State diagrams.
  • State register.
  • Clock.
  • Moore and Mealy machines.

Module 6: Design of Synchronous Sequential Systems

  • Asynchronous SR latch, level-sensitive synchronous SR latch, and edge-triggered synchronous SR latch.
  • D flip-flop.
  • Design with D flip-flops.
  • Initialization.
  • Technological issues: delay and clock cycle time calculation.

Module 7: Basic Sequential Modules

  • Register.
  • Up counter.
  • Up counter with parallel load.
  • Register file.
  • RAM.

Module 8: Datapaths and Controllers

  • Structure of an algorithmic system.
  • Datapath design.
  • Controller design.
RESULTADOS DE APRENDIZAJE
Conocimientos
  • Al finalizar el aprendizaje, el o la estudiante será capaz de demostrar conocimiento básico de las diferentes subdisciplinas de la ingeniería informática y de las técnicas básicas y conocimientos de estas para la integración en equipos multidisciplinares como profesional generalista en ingeniería informática.
  • Al finalizar el aprendizaje, el o la estudiante será capaz de explicar los principios básicos de estructura y arquitectura de computadores, sistemas operativos, sistemas distribuidos, redes de computadores, internet y sistemas de almacenamiento, procesamiento y acceso a datos necesarios para el análisis e implementación de aplicaciones basadas en ellos.
Habilidades
  • Al finalizar el aprendizaje, el o la estudiante será capaz de aplicar conocimientos de álgebra, cálculo, análisis, matemática discreta, lógica, estadística y circuitos electrónicos en la resolución de problemas generales planteados en ingeniería informática.
Competencias

No tiene

ACTIVIDADES FORMATIVAS
Presenciales
Actividad Horas
CTM - Clases teóricas magistrales 30
CP - Clases de problemas 30
AEV - Actividades de evaluación 5
CL - Clases de laboratorio 10
Totales 75
No Presenciales
Actividad Horas
TPN - Trabajo personal no dirigido 90
Totales 90
EVALUACIÓN DETALLADA

Convocatoria ordinaria: Se realizarán dos pruebas parciales: EP1 (Tema 1) y EP2 (Temas 2 a 4), y un examen final, EF (resto de temas). Las pruebas serán liberatorias y no recuperables en ordinaria. La calificación de la asignatura se calculará como 0,2*(nota EP1) + 0,2*(nota EP2) + 0,6*(nota EF).

Convocatoria extraordinaria: Se realizará un único examen final, EF (Temas 1 a 8). La calificación de la asignatura será la nota obtenida en dicho examen.

BIBLIOGRAFÍA
    Recomendada
  • Digital Design and Computer Architecture, RISC-V Edition. Sarah L. Harris, David Harris. Morgan Kaufmann. 2021
    Complementaria
  • Principios de Diseño Digital, Daniel D. Gajski Ed. Prentice Hall, 1997